git.piffa.net Git - arduino/blob - sheets/gyro/GY-52 Three-axis gyroscope sending data /Three-axis gyroscope sending data/GY-52 Test program/STM32-CODE/serial port output MPU-3050/serial/Libraries/STM32F10x_StdPeriph_Driver/inc/stm32f10x_rcc.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32f10x_rcc.h\r
   4   * @author  MCD Application Team\r
   5   * @version V3.1.2\r
   6   * @date    09/28/2009\r
   7   * @brief   This file contains all the functions prototypes for the RCC firmware \r
   8   *          library.\r
   9   ******************************************************************************\r
  10   * @copy\r
  11   *\r
  12   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
  14   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
  15   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
  16   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
  17   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18   *\r
  19   * <h2><center>&copy; COPYRIGHT 2009 STMicroelectronics</center></h2>\r
  20   */ \r
  21 \r
  22 /* Define to prevent recursive inclusion -------------------------------------*/\r
  23 #ifndef __STM32F10x_RCC_H\r
  24 #define __STM32F10x_RCC_H\r
  25 \r
  26 #ifdef __cplusplus\r
  27  extern "C" {\r
  28 #endif\r
  29 \r
  30 /* Includes ------------------------------------------------------------------*/\r
  31 #include "stm32f10x.h"\r
  32 \r
  33 /** @addtogroup STM32F10x_StdPeriph_Driver\r
  34   * @{\r
  35   */\r
  36 \r
  37 /** @addtogroup RCC\r
  38   * @{\r
  39   */\r
  40 \r
  41 /** @defgroup RCC_Exported_Types\r
  42   * @{\r
  43   */\r
  44 \r
  45 typedef struct\r
  46 {\r
  47   uint32_t SYSCLK_Frequency;  /*!< returns SYSCLK clock frequency expressed in Hz */\r
  48   uint32_t HCLK_Frequency;    /*!< returns HCLK clock frequency expressed in Hz */\r
  49   uint32_t PCLK1_Frequency;   /*!< returns PCLK1 clock frequency expressed in Hz */\r
  50   uint32_t PCLK2_Frequency;   /*!< returns PCLK2 clock frequency expressed in Hz */\r
  51   uint32_t ADCCLK_Frequency;  /*!< returns ADCCLK clock frequency expressed in Hz */\r
  52 }RCC_ClocksTypeDef;\r
  53 \r
  54 /**\r
  55   * @}\r
  56   */\r
  57 \r
  58 /** @defgroup RCC_Exported_Constants\r
  59   * @{\r
  60   */\r
  61 \r
  62 /** @defgroup HSE_configuration \r
  63   * @{\r
  64   */\r
  65 \r
  66 #define RCC_HSE_OFF                      ((uint32_t)0x00000000)\r
  67 #define RCC_HSE_ON                       ((uint32_t)0x00010000)\r
  68 #define RCC_HSE_Bypass                   ((uint32_t)0x00040000)\r
  69 #define IS_RCC_HSE(HSE) (((HSE) == RCC_HSE_OFF) || ((HSE) == RCC_HSE_ON) || \\r
  70                          ((HSE) == RCC_HSE_Bypass))\r
  71 \r
  72 /**\r
  73   * @}\r
  74   */ \r
  75 \r
  76 /** @defgroup PLL_entry_clock_source \r
  77   * @{\r
  78   */\r
  79 \r
  80 #define RCC_PLLSource_HSI_Div2           ((uint32_t)0x00000000)\r
  81 \r
  82 #ifndef STM32F10X_CL\r
  83  #define RCC_PLLSource_HSE_Div1           ((uint32_t)0x00010000)\r
  84  #define RCC_PLLSource_HSE_Div2           ((uint32_t)0x00030000)\r
  85  #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI_Div2) || \\r
  86                                    ((SOURCE) == RCC_PLLSource_HSE_Div1) || \\r
  87                                    ((SOURCE) == RCC_PLLSource_HSE_Div2))\r
  88 #else\r
  89  #define RCC_PLLSource_PREDIV1            ((uint32_t)0x00010000)\r
  90 #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI_Div2) || \\r
  91                                    ((SOURCE) == RCC_PLLSource_PREDIV1))\r
  92 #endif /* STM32F10X_CL */ \r
  93 \r
  94 /**\r
  95   * @}\r
  96   */ \r
  97 \r
  98 /** @defgroup PLL_multiplication_factor \r
  99   * @{\r
 100   */\r
 101 #ifndef STM32F10X_CL\r
 102  #define RCC_PLLMul_2                    ((uint32_t)0x00000000)\r
 103  #define RCC_PLLMul_3                    ((uint32_t)0x00040000)\r
 104  #define RCC_PLLMul_4                    ((uint32_t)0x00080000)\r
 105  #define RCC_PLLMul_5                    ((uint32_t)0x000C0000)\r
 106  #define RCC_PLLMul_6                    ((uint32_t)0x00100000)\r
 107  #define RCC_PLLMul_7                    ((uint32_t)0x00140000)\r
 108  #define RCC_PLLMul_8                    ((uint32_t)0x00180000)\r
 109  #define RCC_PLLMul_9                    ((uint32_t)0x001C0000)\r
 110  #define RCC_PLLMul_10                   ((uint32_t)0x00200000)\r
 111  #define RCC_PLLMul_11                   ((uint32_t)0x00240000)\r
 112  #define RCC_PLLMul_12                   ((uint32_t)0x00280000)\r
 113  #define RCC_PLLMul_13                   ((uint32_t)0x002C0000)\r
 114  #define RCC_PLLMul_14                   ((uint32_t)0x00300000)\r
 115  #define RCC_PLLMul_15                   ((uint32_t)0x00340000)\r
 116  #define RCC_PLLMul_16                   ((uint32_t)0x00380000)\r
 117  #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_2) || ((MUL) == RCC_PLLMul_3)   || \\r
 118                               ((MUL) == RCC_PLLMul_4) || ((MUL) == RCC_PLLMul_5)   || \\r
 119                               ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_7)   || \\r
 120                               ((MUL) == RCC_PLLMul_8) || ((MUL) == RCC_PLLMul_9)   || \\r
 121                               ((MUL) == RCC_PLLMul_10) || ((MUL) == RCC_PLLMul_11) || \\r
 122                               ((MUL) == RCC_PLLMul_12) || ((MUL) == RCC_PLLMul_13) || \\r
 123                               ((MUL) == RCC_PLLMul_14) || ((MUL) == RCC_PLLMul_15) || \\r
 124                               ((MUL) == RCC_PLLMul_16))\r
 125 \r
 126 #else\r
 127  #define RCC_PLLMul_4                    ((uint32_t)0x00080000)\r
 128  #define RCC_PLLMul_5                    ((uint32_t)0x000C0000)\r
 129  #define RCC_PLLMul_6                    ((uint32_t)0x00100000)\r
 130  #define RCC_PLLMul_7                    ((uint32_t)0x00140000)\r
 131  #define RCC_PLLMul_8                    ((uint32_t)0x00180000)\r
 132  #define RCC_PLLMul_9                    ((uint32_t)0x001C0000)\r
 133  #define RCC_PLLMul_6_5                  ((uint32_t)0x00340000)\r
 134 \r
 135  #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_4) || ((MUL) == RCC_PLLMul_5) || \\r
 136                               ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_7) || \\r
 137                               ((MUL) == RCC_PLLMul_8) || ((MUL) == RCC_PLLMul_9) || \\r
 138                               ((MUL) == RCC_PLLMul_6_5))\r
 139 #endif /* STM32F10X_CL */                              \r
 140 /**\r
 141   * @}\r
 142   */\r
 143 \r
 144 #ifdef STM32F10X_CL\r
 145 /** @defgroup PREDIV1_division_factor\r
 146   * @{\r
 147   */\r
 148  #define  RCC_PREDIV1_Div1               ((uint32_t)0x00000000)\r
 149  #define  RCC_PREDIV1_Div2               ((uint32_t)0x00000001)\r
 150  #define  RCC_PREDIV1_Div3               ((uint32_t)0x00000002)\r
 151  #define  RCC_PREDIV1_Div4               ((uint32_t)0x00000003)\r
 152  #define  RCC_PREDIV1_Div5               ((uint32_t)0x00000004)\r
 153  #define  RCC_PREDIV1_Div6               ((uint32_t)0x00000005)\r
 154  #define  RCC_PREDIV1_Div7               ((uint32_t)0x00000006)\r
 155  #define  RCC_PREDIV1_Div8               ((uint32_t)0x00000007)\r
 156  #define  RCC_PREDIV1_Div9               ((uint32_t)0x00000008)\r
 157  #define  RCC_PREDIV1_Div10              ((uint32_t)0x00000009)\r
 158  #define  RCC_PREDIV1_Div11              ((uint32_t)0x0000000A)\r
 159  #define  RCC_PREDIV1_Div12              ((uint32_t)0x0000000B)\r
 160  #define  RCC_PREDIV1_Div13              ((uint32_t)0x0000000C)\r
 161  #define  RCC_PREDIV1_Div14              ((uint32_t)0x0000000D)\r
 162  #define  RCC_PREDIV1_Div15              ((uint32_t)0x0000000E)\r
 163  #define  RCC_PREDIV1_Div16              ((uint32_t)0x0000000F)\r
 164 \r
 165  #define IS_RCC_PREDIV1(PREDIV1) (((PREDIV1) == RCC_PREDIV1_Div1) || ((PREDIV1) == RCC_PREDIV1_Div2) || \\r
 166                                   ((PREDIV1) == RCC_PREDIV1_Div3) || ((PREDIV1) == RCC_PREDIV1_Div4) || \\r
 167                                   ((PREDIV1) == RCC_PREDIV1_Div5) || ((PREDIV1) == RCC_PREDIV1_Div6) || \\r
 168                                   ((PREDIV1) == RCC_PREDIV1_Div7) || ((PREDIV1) == RCC_PREDIV1_Div8) || \\r
 169                                   ((PREDIV1) == RCC_PREDIV1_Div9) || ((PREDIV1) == RCC_PREDIV1_Div10) || \\r
 170                                   ((PREDIV1) == RCC_PREDIV1_Div11) || ((PREDIV1) == RCC_PREDIV1_Div12) || \\r
 171                                   ((PREDIV1) == RCC_PREDIV1_Div13) || ((PREDIV1) == RCC_PREDIV1_Div14) || \\r
 172                                   ((PREDIV1) == RCC_PREDIV1_Div15) || ((PREDIV1) == RCC_PREDIV1_Div16))\r
 173 /**\r
 174   * @}\r
 175   */\r
 176 \r
 177 \r
 178 /** @defgroup PREDIV1_clock_source\r
 179   * @{\r
 180   */\r
 181 /* PREDIV1 clock source (only for STM32 connectivity line devices) */\r
 182  #define  RCC_PREDIV1_Source_HSE         ((uint32_t)0x00000000) \r
 183  #define  RCC_PREDIV1_Source_PLL2        ((uint32_t)0x00010000) \r
 184 \r
 185  #define IS_RCC_PREDIV1_SOURCE(SOURCE) (((SOURCE) == RCC_PREDIV1_Source_HSE) || \\r
 186                                         ((SOURCE) == RCC_PREDIV1_Source_PLL2)) \r
 187 /**\r
 188   * @}\r
 189   */\r
 190 \r
 191 \r
 192 /** @defgroup PREDIV2_division_factor\r
 193   * @{\r
 194   */\r
 195   \r
 196  #define  RCC_PREDIV2_Div1               ((uint32_t)0x00000000)\r
 197  #define  RCC_PREDIV2_Div2               ((uint32_t)0x00000010)\r
 198  #define  RCC_PREDIV2_Div3               ((uint32_t)0x00000020)\r
 199  #define  RCC_PREDIV2_Div4               ((uint32_t)0x00000030)\r
 200  #define  RCC_PREDIV2_Div5               ((uint32_t)0x00000040)\r
 201  #define  RCC_PREDIV2_Div6               ((uint32_t)0x00000050)\r
 202  #define  RCC_PREDIV2_Div7               ((uint32_t)0x00000060)\r
 203  #define  RCC_PREDIV2_Div8               ((uint32_t)0x00000070)\r
 204  #define  RCC_PREDIV2_Div9               ((uint32_t)0x00000080)\r
 205  #define  RCC_PREDIV2_Div10              ((uint32_t)0x00000090)\r
 206  #define  RCC_PREDIV2_Div11              ((uint32_t)0x000000A0)\r
 207  #define  RCC_PREDIV2_Div12              ((uint32_t)0x000000B0)\r
 208  #define  RCC_PREDIV2_Div13              ((uint32_t)0x000000C0)\r
 209  #define  RCC_PREDIV2_Div14              ((uint32_t)0x000000D0)\r
 210  #define  RCC_PREDIV2_Div15              ((uint32_t)0x000000E0)\r
 211  #define  RCC_PREDIV2_Div16              ((uint32_t)0x000000F0)\r
 212 \r
 213  #define IS_RCC_PREDIV2(PREDIV2) (((PREDIV2) == RCC_PREDIV2_Div1) || ((PREDIV2) == RCC_PREDIV2_Div2) || \\r
 214                                   ((PREDIV2) == RCC_PREDIV2_Div3) || ((PREDIV2) == RCC_PREDIV2_Div4) || \\r
 215                                   ((PREDIV2) == RCC_PREDIV2_Div5) || ((PREDIV2) == RCC_PREDIV2_Div6) || \\r
 216                                   ((PREDIV2) == RCC_PREDIV2_Div7) || ((PREDIV2) == RCC_PREDIV2_Div8) || \\r
 217                                   ((PREDIV2) == RCC_PREDIV2_Div9) || ((PREDIV2) == RCC_PREDIV2_Div10) || \\r
 218                                   ((PREDIV2) == RCC_PREDIV2_Div11) || ((PREDIV2) == RCC_PREDIV2_Div12) || \\r
 219                                   ((PREDIV2) == RCC_PREDIV2_Div13) || ((PREDIV2) == RCC_PREDIV2_Div14) || \\r
 220                                   ((PREDIV2) == RCC_PREDIV2_Div15) || ((PREDIV2) == RCC_PREDIV2_Div16))\r
 221 /**\r
 222   * @}\r
 223   */\r
 224 \r
 225 \r
 226 /** @defgroup PLL2_multiplication_factor\r
 227   * @{\r
 228   */\r
 229   \r
 230  #define  RCC_PLL2Mul_8                  ((uint32_t)0x00000600)\r
 231  #define  RCC_PLL2Mul_9                  ((uint32_t)0x00000700)\r
 232  #define  RCC_PLL2Mul_10                 ((uint32_t)0x00000800)\r
 233  #define  RCC_PLL2Mul_11                 ((uint32_t)0x00000900)\r
 234  #define  RCC_PLL2Mul_12                 ((uint32_t)0x00000A00)\r
 235  #define  RCC_PLL2Mul_13                 ((uint32_t)0x00000B00)\r
 236  #define  RCC_PLL2Mul_14                 ((uint32_t)0x00000C00)\r
 237  #define  RCC_PLL2Mul_16                 ((uint32_t)0x00000E00)\r
 238  #define  RCC_PLL2Mul_20                 ((uint32_t)0x00000F00)\r
 239 \r
 240  #define IS_RCC_PLL2_MUL(MUL) (((MUL) == RCC_PLL2Mul_8) || ((MUL) == RCC_PLL2Mul_9)  || \\r
 241                                ((MUL) == RCC_PLL2Mul_10) || ((MUL) == RCC_PLL2Mul_11) || \\r
 242                                ((MUL) == RCC_PLL2Mul_12) || ((MUL) == RCC_PLL2Mul_13) || \\r
 243                                ((MUL) == RCC_PLL2Mul_14) || ((MUL) == RCC_PLL2Mul_16) || \\r
 244                                ((MUL) == RCC_PLL2Mul_20))\r
 245 /**\r
 246   * @}\r
 247   */\r
 248 \r
 249 \r
 250 /** @defgroup PLL3_multiplication_factor\r
 251   * @{\r
 252   */\r
 253 \r
 254  #define  RCC_PLL3Mul_8                  ((uint32_t)0x00006000)\r
 255  #define  RCC_PLL3Mul_9                  ((uint32_t)0x00007000)\r
 256  #define  RCC_PLL3Mul_10                 ((uint32_t)0x00008000)\r
 257  #define  RCC_PLL3Mul_11                 ((uint32_t)0x00009000)\r
 258  #define  RCC_PLL3Mul_12                 ((uint32_t)0x0000A000)\r
 259  #define  RCC_PLL3Mul_13                 ((uint32_t)0x0000B000)\r
 260  #define  RCC_PLL3Mul_14                 ((uint32_t)0x0000C000)\r
 261  #define  RCC_PLL3Mul_16                 ((uint32_t)0x0000E000)\r
 262  #define  RCC_PLL3Mul_20                 ((uint32_t)0x0000F000)\r
 263 \r
 264  #define IS_RCC_PLL3_MUL(MUL) (((MUL) == RCC_PLL3Mul_8) || ((MUL) == RCC_PLL3Mul_9)  || \\r
 265                                ((MUL) == RCC_PLL3Mul_10) || ((MUL) == RCC_PLL3Mul_11) || \\r
 266                                ((MUL) == RCC_PLL3Mul_12) || ((MUL) == RCC_PLL3Mul_13) || \\r
 267                                ((MUL) == RCC_PLL3Mul_14) || ((MUL) == RCC_PLL3Mul_16) || \\r
 268                                ((MUL) == RCC_PLL3Mul_20))\r
 269 /**\r
 270   * @}\r
 271   */\r
 272 \r
 273 #endif /* STM32F10X_CL */\r
 274 \r
 275 \r
 276 /** @defgroup System_clock_source \r
 277   * @{\r
 278   */\r
 279 \r
 280 #define RCC_SYSCLKSource_HSI             ((uint32_t)0x00000000)\r
 281 #define RCC_SYSCLKSource_HSE             ((uint32_t)0x00000001)\r
 282 #define RCC_SYSCLKSource_PLLCLK          ((uint32_t)0x00000002)\r
 283 #define IS_RCC_SYSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_SYSCLKSource_HSI) || \\r
 284                                       ((SOURCE) == RCC_SYSCLKSource_HSE) || \\r
 285                                       ((SOURCE) == RCC_SYSCLKSource_PLLCLK))\r
 286 /**\r
 287   * @}\r
 288   */\r
 289 \r
 290 /** @defgroup AHB_clock_source \r
 291   * @{\r
 292   */\r
 293 \r
 294 #define RCC_SYSCLK_Div1                  ((uint32_t)0x00000000)\r
 295 #define RCC_SYSCLK_Div2                  ((uint32_t)0x00000080)\r
 296 #define RCC_SYSCLK_Div4                  ((uint32_t)0x00000090)\r
 297 #define RCC_SYSCLK_Div8                  ((uint32_t)0x000000A0)\r
 298 #define RCC_SYSCLK_Div16                 ((uint32_t)0x000000B0)\r
 299 #define RCC_SYSCLK_Div64                 ((uint32_t)0x000000C0)\r
 300 #define RCC_SYSCLK_Div128                ((uint32_t)0x000000D0)\r
 301 #define RCC_SYSCLK_Div256                ((uint32_t)0x000000E0)\r
 302 #define RCC_SYSCLK_Div512                ((uint32_t)0x000000F0)\r
 303 #define IS_RCC_HCLK(HCLK) (((HCLK) == RCC_SYSCLK_Div1) || ((HCLK) == RCC_SYSCLK_Div2) || \\r
 304                            ((HCLK) == RCC_SYSCLK_Div4) || ((HCLK) == RCC_SYSCLK_Div8) || \\r
 305                            ((HCLK) == RCC_SYSCLK_Div16) || ((HCLK) == RCC_SYSCLK_Div64) || \\r
 306                            ((HCLK) == RCC_SYSCLK_Div128) || ((HCLK) == RCC_SYSCLK_Div256) || \\r
 307                            ((HCLK) == RCC_SYSCLK_Div512))\r
 308 /**\r
 309   * @}\r
 310   */ \r
 311 \r
 312 /** @defgroup APB1_APB2_clock_source \r
 313   * @{\r
 314   */\r
 315 \r
 316 #define RCC_HCLK_Div1                    ((uint32_t)0x00000000)\r
 317 #define RCC_HCLK_Div2                    ((uint32_t)0x00000400)\r
 318 #define RCC_HCLK_Div4                    ((uint32_t)0x00000500)\r
 319 #define RCC_HCLK_Div8                    ((uint32_t)0x00000600)\r
 320 #define RCC_HCLK_Div16                   ((uint32_t)0x00000700)\r
 321 #define IS_RCC_PCLK(PCLK) (((PCLK) == RCC_HCLK_Div1) || ((PCLK) == RCC_HCLK_Div2) || \\r
 322                            ((PCLK) == RCC_HCLK_Div4) || ((PCLK) == RCC_HCLK_Div8) || \\r
 323                            ((PCLK) == RCC_HCLK_Div16))\r
 324 /**\r
 325   * @}\r
 326   */\r
 327 \r
 328 /** @defgroup RCC_Interrupt_source \r
 329   * @{\r
 330   */\r
 331 \r
 332 #define RCC_IT_LSIRDY                    ((uint8_t)0x01)\r
 333 #define RCC_IT_LSERDY                    ((uint8_t)0x02)\r
 334 #define RCC_IT_HSIRDY                    ((uint8_t)0x04)\r
 335 #define RCC_IT_HSERDY                    ((uint8_t)0x08)\r
 336 #define RCC_IT_PLLRDY                    ((uint8_t)0x10)\r
 337 #define RCC_IT_CSS                       ((uint8_t)0x80)\r
 338 \r
 339 #ifndef STM32F10X_CL\r
 340  #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0xE0) == 0x00) && ((IT) != 0x00))\r
 341  #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 342                             ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 343                             ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_CSS))\r
 344  #define IS_RCC_CLEAR_IT(IT) ((((IT) & (uint8_t)0x60) == 0x00) && ((IT) != 0x00))\r
 345 #else\r
 346  #define RCC_IT_PLL2RDY                  ((uint8_t)0x20)\r
 347  #define RCC_IT_PLL3RDY                  ((uint8_t)0x40)\r
 348  #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0x80) == 0x00) && ((IT) != 0x00))\r
 349  #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 350                             ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 351                             ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_CSS) || \\r
 352                             ((IT) == RCC_IT_PLL2RDY) || ((IT) == RCC_IT_PLL3RDY))\r
 353  #define IS_RCC_CLEAR_IT(IT) ((IT) != 0x00)\r
 354 #endif /* STM32F10X_CL */ \r
 355 \r
 356 \r
 357 /**\r
 358   * @}\r
 359   */\r
 360 \r
 361 #ifndef STM32F10X_CL\r
 362 /** @defgroup USB_Device_clock_source \r
 363   * @{\r
 364   */\r
 365 \r
 366  #define RCC_USBCLKSource_PLLCLK_1Div5   ((uint8_t)0x00)\r
 367  #define RCC_USBCLKSource_PLLCLK_Div1    ((uint8_t)0x01)\r
 368 \r
 369  #define IS_RCC_USBCLK_SOURCE(SOURCE) (((SOURCE) == RCC_USBCLKSource_PLLCLK_1Div5) || \\r
 370                                       ((SOURCE) == RCC_USBCLKSource_PLLCLK_Div1))\r
 371 #else\r
 372 /** @defgroup USB_OTG_FS_clock_source \r
 373   * @{\r
 374   */\r
 375  #define RCC_OTGFSCLKSource_PLLVCO_Div3    ((uint8_t)0x00)\r
 376  #define RCC_OTGFSCLKSource_PLLVCO_Div2    ((uint8_t)0x01)\r
 377 \r
 378  #define IS_RCC_OTGFSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_OTGFSCLKSource_PLLVCO_Div3) || \\r
 379                                          ((SOURCE) == RCC_OTGFSCLKSource_PLLVCO_Div2))\r
 380 #endif /* STM32F10X_CL */ \r
 381 /**\r
 382   * @}\r
 383   */\r
 384 \r
 385 #ifdef STM32F10X_CL\r
 386 /** @defgroup I2S2_clock_source \r
 387   * @{\r
 388   */\r
 389  #define RCC_I2S2CLKSource_SYSCLK        ((uint8_t)0x00)\r
 390  #define RCC_I2S2CLKSource_PLL3_VCO      ((uint8_t)0x01)\r
 391 \r
 392  #define IS_RCC_I2S2CLK_SOURCE(SOURCE) (((SOURCE) == RCC_I2S2CLKSource_SYSCLK) || \\r
 393                                         ((SOURCE) == RCC_I2S2CLKSource_PLL3_VCO))\r
 394 /**\r
 395   * @}\r
 396   */\r
 397 \r
 398 /** @defgroup I2S3_clock_source \r
 399   * @{\r
 400   */\r
 401  #define RCC_I2S3CLKSource_SYSCLK        ((uint8_t)0x00)\r
 402  #define RCC_I2S3CLKSource_PLL3_VCO      ((uint8_t)0x01)\r
 403 \r
 404  #define IS_RCC_I2S3CLK_SOURCE(SOURCE) (((SOURCE) == RCC_I2S3CLKSource_SYSCLK) || \\r
 405                                         ((SOURCE) == RCC_I2S3CLKSource_PLL3_VCO))    \r
 406 /**\r
 407   * @}\r
 408   */\r
 409 #endif /* STM32F10X_CL */  \r
 410   \r
 411 \r
 412 /** @defgroup ADC_clock_source \r
 413   * @{\r
 414   */\r
 415 \r
 416 #define RCC_PCLK2_Div2                   ((uint32_t)0x00000000)\r
 417 #define RCC_PCLK2_Div4                   ((uint32_t)0x00004000)\r
 418 #define RCC_PCLK2_Div6                   ((uint32_t)0x00008000)\r
 419 #define RCC_PCLK2_Div8                   ((uint32_t)0x0000C000)\r
 420 #define IS_RCC_ADCCLK(ADCCLK) (((ADCCLK) == RCC_PCLK2_Div2) || ((ADCCLK) == RCC_PCLK2_Div4) || \\r
 421                                ((ADCCLK) == RCC_PCLK2_Div6) || ((ADCCLK) == RCC_PCLK2_Div8))\r
 422 /**\r
 423   * @}\r
 424   */\r
 425 \r
 426 /** @defgroup LSE_configuration \r
 427   * @{\r
 428   */\r
 429 \r
 430 #define RCC_LSE_OFF                      ((uint8_t)0x00)\r
 431 #define RCC_LSE_ON                       ((uint8_t)0x01)\r
 432 #define RCC_LSE_Bypass                   ((uint8_t)0x04)\r
 433 #define IS_RCC_LSE(LSE) (((LSE) == RCC_LSE_OFF) || ((LSE) == RCC_LSE_ON) || \\r
 434                          ((LSE) == RCC_LSE_Bypass))\r
 435 /**\r
 436   * @}\r
 437   */\r
 438 \r
 439 /** @defgroup RTC_clock_source \r
 440   * @{\r
 441   */\r
 442 \r
 443 #define RCC_RTCCLKSource_LSE             ((uint32_t)0x00000100)\r
 444 #define RCC_RTCCLKSource_LSI             ((uint32_t)0x00000200)\r
 445 #define RCC_RTCCLKSource_HSE_Div128      ((uint32_t)0x00000300)\r
 446 #define IS_RCC_RTCCLK_SOURCE(SOURCE) (((SOURCE) == RCC_RTCCLKSource_LSE) || \\r
 447                                       ((SOURCE) == RCC_RTCCLKSource_LSI) || \\r
 448                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div128))\r
 449 /**\r
 450   * @}\r
 451   */\r
 452 \r
 453 /** @defgroup AHB_peripheral \r
 454   * @{\r
 455   */\r
 456 \r
 457 #define RCC_AHBPeriph_DMA1               ((uint32_t)0x00000001)\r
 458 #define RCC_AHBPeriph_DMA2               ((uint32_t)0x00000002)\r
 459 #define RCC_AHBPeriph_SRAM               ((uint32_t)0x00000004)\r
 460 #define RCC_AHBPeriph_FLITF              ((uint32_t)0x00000010)\r
 461 #define RCC_AHBPeriph_CRC                ((uint32_t)0x00000040)\r
 462 \r
 463 #ifndef STM32F10X_CL\r
 464  #define RCC_AHBPeriph_FSMC              ((uint32_t)0x00000100)\r
 465  #define RCC_AHBPeriph_SDIO              ((uint32_t)0x00000400)\r
 466  #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xFFFFFAA8) == 0x00) && ((PERIPH) != 0x00))\r
 467 #else\r
 468  #define RCC_AHBPeriph_OTG_FS            ((uint32_t)0x00001000)\r
 469  #define RCC_AHBPeriph_ETH_MAC           ((uint32_t)0x00004000)\r
 470  #define RCC_AHBPeriph_ETH_MAC_Tx        ((uint32_t)0x00008000)\r
 471  #define RCC_AHBPeriph_ETH_MAC_Rx        ((uint32_t)0x00010000)\r
 472 \r
 473  #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xFFFE2FA8) == 0x00) && ((PERIPH) != 0x00))\r
 474  #define IS_RCC_AHB_PERIPH_RESET(PERIPH) ((((PERIPH) & 0xFFFFAFFF) == 0x00) && ((PERIPH) != 0x00))\r
 475 #endif /* STM32F10X_CL */\r
 476 /**\r
 477   * @}\r
 478   */\r
 479 \r
 480 /** @defgroup APB2_peripheral \r
 481   * @{\r
 482   */\r
 483 \r
 484 #define RCC_APB2Periph_AFIO              ((uint32_t)0x00000001)\r
 485 #define RCC_APB2Periph_GPIOA             ((uint32_t)0x00000004)\r
 486 #define RCC_APB2Periph_GPIOB             ((uint32_t)0x00000008)\r
 487 #define RCC_APB2Periph_GPIOC             ((uint32_t)0x00000010)\r
 488 #define RCC_APB2Periph_GPIOD             ((uint32_t)0x00000020)\r
 489 #define RCC_APB2Periph_GPIOE             ((uint32_t)0x00000040)\r
 490 #define RCC_APB2Periph_GPIOF             ((uint32_t)0x00000080)\r
 491 #define RCC_APB2Periph_GPIOG             ((uint32_t)0x00000100)\r
 492 #define RCC_APB2Periph_ADC1              ((uint32_t)0x00000200)\r
 493 #define RCC_APB2Periph_ADC2              ((uint32_t)0x00000400)\r
 494 #define RCC_APB2Periph_TIM1              ((uint32_t)0x00000800)\r
 495 #define RCC_APB2Periph_SPI1              ((uint32_t)0x00001000)\r
 496 #define RCC_APB2Periph_TIM8              ((uint32_t)0x00002000)\r
 497 #define RCC_APB2Periph_USART1            ((uint32_t)0x00004000)\r
 498 #define RCC_APB2Periph_ADC3              ((uint32_t)0x00008000)\r
 499 \r
 500 #define IS_RCC_APB2_PERIPH(PERIPH) ((((PERIPH) & 0xFFFF0002) == 0x00) && ((PERIPH) != 0x00))\r
 501 /**\r
 502   * @}\r
 503   */ \r
 504 \r
 505 /** @defgroup APB1_peripheral \r
 506   * @{\r
 507   */\r
 508 \r
 509 #define RCC_APB1Periph_TIM2              ((uint32_t)0x00000001)\r
 510 #define RCC_APB1Periph_TIM3              ((uint32_t)0x00000002)\r
 511 #define RCC_APB1Periph_TIM4              ((uint32_t)0x00000004)\r
 512 #define RCC_APB1Periph_TIM5              ((uint32_t)0x00000008)\r
 513 #define RCC_APB1Periph_TIM6              ((uint32_t)0x00000010)\r
 514 #define RCC_APB1Periph_TIM7              ((uint32_t)0x00000020)\r
 515 #define RCC_APB1Periph_WWDG              ((uint32_t)0x00000800)\r
 516 #define RCC_APB1Periph_SPI2              ((uint32_t)0x00004000)\r
 517 #define RCC_APB1Periph_SPI3              ((uint32_t)0x00008000)\r
 518 #define RCC_APB1Periph_USART2            ((uint32_t)0x00020000)\r
 519 #define RCC_APB1Periph_USART3            ((uint32_t)0x00040000)\r
 520 #define RCC_APB1Periph_UART4             ((uint32_t)0x00080000)\r
 521 #define RCC_APB1Periph_UART5             ((uint32_t)0x00100000)\r
 522 #define RCC_APB1Periph_I2C1              ((uint32_t)0x00200000)\r
 523 #define RCC_APB1Periph_I2C2              ((uint32_t)0x00400000)\r
 524 #define RCC_APB1Periph_USB               ((uint32_t)0x00800000)\r
 525 #define RCC_APB1Periph_CAN1              ((uint32_t)0x02000000)\r
 526 #define RCC_APB1Periph_BKP               ((uint32_t)0x08000000)\r
 527 #define RCC_APB1Periph_PWR               ((uint32_t)0x10000000)\r
 528 #define RCC_APB1Periph_DAC               ((uint32_t)0x20000000)\r
 529 #define RCC_APB1Periph_CAN2             ((uint32_t)0x04000000) \r
 530 #define IS_RCC_APB1_PERIPH(PERIPH) ((((PERIPH) & 0xC10137C0) == 0x00) && ((PERIPH) != 0x00))\r
 531 \r
 532 /**\r
 533   * @}\r
 534   */\r
 535 \r
 536 /** @defgroup Clock_source_to_output_on_MCO_pin \r
 537   * @{\r
 538   */\r
 539 \r
 540 #define RCC_MCO_NoClock                  ((uint8_t)0x00)\r
 541 #define RCC_MCO_SYSCLK                   ((uint8_t)0x04)\r
 542 #define RCC_MCO_HSI                      ((uint8_t)0x05)\r
 543 #define RCC_MCO_HSE                      ((uint8_t)0x06)\r
 544 #define RCC_MCO_PLLCLK_Div2              ((uint8_t)0x07)\r
 545 \r
 546 #ifndef STM32F10X_CL\r
 547  #define IS_RCC_MCO(MCO) (((MCO) == RCC_MCO_NoClock) || ((MCO) == RCC_MCO_HSI) || \\r
 548                           ((MCO) == RCC_MCO_SYSCLK)  || ((MCO) == RCC_MCO_HSE) || \\r
 549                           ((MCO) == RCC_MCO_PLLCLK_Div2))\r
 550 #else\r
 551  #define RCC_MCO_PLL2CLK                 ((uint8_t)0x08)\r
 552  #define RCC_MCO_PLL3CLK_Div2            ((uint8_t)0x09)\r
 553  #define RCC_MCO_XT1                     ((uint8_t)0x0A)\r
 554  #define RCC_MCO_PLL3CLK                 ((uint8_t)0x0B)\r
 555 \r
 556  #define IS_RCC_MCO(MCO) (((MCO) == RCC_MCO_NoClock) || ((MCO) == RCC_MCO_HSI) || \\r
 557                           ((MCO) == RCC_MCO_SYSCLK)  || ((MCO) == RCC_MCO_HSE) || \\r
 558                           ((MCO) == RCC_MCO_PLLCLK_Div2) || ((MCO) == RCC_MCO_PLL2CLK) || \\r
 559                           ((MCO) == RCC_MCO_PLL3CLK_Div2) || ((MCO) == RCC_MCO_XT1) || \\r
 560                           ((MCO) == RCC_MCO_PLL3CLK))\r
 561 #endif /* STM32F10X_CL */ \r
 562 \r
 563 /**\r
 564   * @}\r
 565   */\r
 566 \r
 567 /** @defgroup RCC_Flag \r
 568   * @{\r
 569   */\r
 570 \r
 571 #define RCC_FLAG_HSIRDY                  ((uint8_t)0x21)\r
 572 #define RCC_FLAG_HSERDY                  ((uint8_t)0x31)\r
 573 #define RCC_FLAG_PLLRDY                  ((uint8_t)0x39)\r
 574 #define RCC_FLAG_LSERDY                  ((uint8_t)0x41)\r
 575 #define RCC_FLAG_LSIRDY                  ((uint8_t)0x61)\r
 576 #define RCC_FLAG_PINRST                  ((uint8_t)0x7A)\r
 577 #define RCC_FLAG_PORRST                  ((uint8_t)0x7B)\r
 578 #define RCC_FLAG_SFTRST                  ((uint8_t)0x7C)\r
 579 #define RCC_FLAG_IWDGRST                 ((uint8_t)0x7D)\r
 580 #define RCC_FLAG_WWDGRST                 ((uint8_t)0x7E)\r
 581 #define RCC_FLAG_LPWRRST                 ((uint8_t)0x7F)\r
 582 \r
 583 #ifndef STM32F10X_CL\r
 584  #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 585                             ((FLAG) == RCC_FLAG_PLLRDY) || ((FLAG) == RCC_FLAG_LSERDY) || \\r
 586                             ((FLAG) == RCC_FLAG_LSIRDY) || ((FLAG) == RCC_FLAG_PINRST) || \\r
 587                             ((FLAG) == RCC_FLAG_PORRST) || ((FLAG) == RCC_FLAG_SFTRST) || \\r
 588                             ((FLAG) == RCC_FLAG_IWDGRST)|| ((FLAG) == RCC_FLAG_WWDGRST)|| \\r
 589                             ((FLAG) == RCC_FLAG_LPWRRST))\r
 590 #else\r
 591  #define RCC_FLAG_PLL2RDY                ((uint8_t)0x3B) \r
 592  #define RCC_FLAG_PLL3RDY                ((uint8_t)0x3D) \r
 593  #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 594                             ((FLAG) == RCC_FLAG_PLLRDY) || ((FLAG) == RCC_FLAG_LSERDY) || \\r
 595                             ((FLAG) == RCC_FLAG_PLL2RDY) || ((FLAG) == RCC_FLAG_PLL3RDY) || \\r
 596                             ((FLAG) == RCC_FLAG_LSIRDY) || ((FLAG) == RCC_FLAG_PINRST) || \\r
 597                             ((FLAG) == RCC_FLAG_PORRST) || ((FLAG) == RCC_FLAG_SFTRST) || \\r
 598                             ((FLAG) == RCC_FLAG_IWDGRST)|| ((FLAG) == RCC_FLAG_WWDGRST)|| \\r
 599                             ((FLAG) == RCC_FLAG_LPWRRST))\r
 600 #endif /* STM32F10X_CL */ \r
 601 \r
 602 #define IS_RCC_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x1F)\r
 603 /**\r
 604   * @}\r
 605   */\r
 606 \r
 607 /**\r
 608   * @}\r
 609   */\r
 610 \r
 611 /** @defgroup RCC_Exported_Macros\r
 612   * @{\r
 613   */\r
 614 \r
 615 /**\r
 616   * @}\r
 617   */\r
 618 \r
 619 /** @defgroup RCC_Exported_Functions\r
 620   * @{\r
 621   */\r
 622 \r
 623 void RCC_DeInit(void);\r
 624 void RCC_HSEConfig(uint32_t RCC_HSE);\r
 625 ErrorStatus RCC_WaitForHSEStartUp(void);\r
 626 void RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue);\r
 627 void RCC_HSICmd(FunctionalState NewState);\r
 628 void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul);\r
 629 void RCC_PLLCmd(FunctionalState NewState);\r
 630 \r
 631 #ifdef STM32F10X_CL\r
 632  void RCC_PREDIV1Config(uint32_t RCC_PREDIV1_Source, uint32_t RCC_PREDIV1_Div);\r
 633  void RCC_PREDIV2Config(uint32_t RCC_PREDIV2_Div);\r
 634  void RCC_PLL2Config(uint32_t RCC_PLL2Mul);\r
 635  void RCC_PLL2Cmd(FunctionalState NewState);\r
 636  void RCC_PLL3Config(uint32_t RCC_PLL3Mul);\r
 637  void RCC_PLL3Cmd(FunctionalState NewState);\r
 638 #endif /* STM32F10X_CL */ \r
 639 \r
 640 void RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);\r
 641 uint8_t RCC_GetSYSCLKSource(void);\r
 642 void RCC_HCLKConfig(uint32_t RCC_SYSCLK);\r
 643 void RCC_PCLK1Config(uint32_t RCC_HCLK);\r
 644 void RCC_PCLK2Config(uint32_t RCC_HCLK);\r
 645 void RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState);\r
 646 \r
 647 #ifndef STM32F10X_CL\r
 648  void RCC_USBCLKConfig(uint32_t RCC_USBCLKSource);\r
 649 #else\r
 650  void RCC_OTGFSCLKConfig(uint32_t RCC_OTGFSCLKSource);\r
 651 #endif /* STM32F10X_CL */ \r
 652 \r
 653 void RCC_ADCCLKConfig(uint32_t RCC_PCLK2);\r
 654 \r
 655 #ifdef STM32F10X_CL\r
 656  void RCC_I2S2CLKConfig(uint32_t RCC_I2S2CLKSource);                                  \r
 657  void RCC_I2S3CLKConfig(uint32_t RCC_I2S3CLKSource);\r
 658 #endif /* STM32F10X_CL */ \r
 659 \r
 660 void RCC_LSEConfig(uint8_t RCC_LSE);\r
 661 void RCC_LSICmd(FunctionalState NewState);\r
 662 void RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);\r
 663 void RCC_RTCCLKCmd(FunctionalState NewState);\r
 664 void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks);\r
 665 void RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 666 void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 667 void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 668 \r
 669 #ifdef STM32F10X_CL\r
 670 void RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 671 #endif /* STM32F10X_CL */ \r
 672 \r
 673 void RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 674 void RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 675 void RCC_BackupResetCmd(FunctionalState NewState);\r
 676 void RCC_ClockSecuritySystemCmd(FunctionalState NewState);\r
 677 void RCC_MCOConfig(uint8_t RCC_MCO);\r
 678 FlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG);\r
 679 void RCC_ClearFlag(void);\r
 680 ITStatus RCC_GetITStatus(uint8_t RCC_IT);\r
 681 void RCC_ClearITPendingBit(uint8_t RCC_IT);\r
 682 \r
 683 #ifdef __cplusplus\r
 684 }\r
 685 #endif\r
 686 \r
 687 #endif /* __STM32F10x_RCC_H */\r
 688 /**\r
 689   * @}\r
 690   */\r
 691 \r
 692 /**\r
 693   * @}\r
 694   */\r
 695 \r
 696 /**\r
 697   * @}\r
 698   */ \r
 699 \r
 700 /******************* (C) COPYRIGHT 2009 STMicroelectronics *****END OF FILE****/\r